CPLD MAX II EPM240T100C5N
El CPLD EPM240T100C5N de la serie MAX II es un dispositivo programable no volátil con 240 elementos lógicos, 192 macroceldas y hasta 80 pines de entrada/salida. Ideal para aplicaciones de control, expansión y secuenciación.
El EPM240T100C5N es un CPLD no volátil de la familia MAX II que combina bajo consumo de energía, activación instantánea y gran cantidad de recursos lógicos en un encapsulado TQFP de 100 pines. Basado en tecnología de 0,18 μm con almacenamiento no volátil de 8 Kbits, este dispositivo ofrece alta fiabilidad, rápida respuesta y versatilidad en aplicaciones electrónicas avanzadas.
Cuenta con 240 elementos lógicos (LE) y 192 macroceldas, además de hasta 80 pines de entrada/salida de usuario, lo que lo convierte en una excelente opción para implementaciones complejas. Su núcleo MultiVolt admite tensiones externas de 2,5V y 3,3V, y su bajo consumo de 25 µA en reposo lo hace ideal para sistemas que requieren eficiencia energética.
El dispositivo soporta frecuencias de reloj global de hasta 201,1 MHz, permitiendo aplicaciones exigentes como contadores y secuenciadores. También incluye características como programabilidad en sistema (ISP) conforme al estándar IEEE 1532, memoria Flash de usuario integrada (UFM) y capacidad de conexión en caliente.
Funciones destacadas:
- CPLD no volátil de activación instantánea.
- 240 elementos lógicos y 192 macroceldas.
- Hasta 80 pines de I/O de usuario.
- Núcleo MultiVolt: 2,5V y 3,3V.
- Baja corriente de reposo: 25 µA.
- Programabilidad en sistema (ISP) conforme a IEEE 1532.
- Frecuencia de reloj hasta 201,1 MHz.
- Encapsulado TQFP-100.
Usos comunes:
- Control de secuenciación.
- Expansión de entrada/salida.
- Puente de bus.
- Reinicio a la conexión (POR).
- Control de configuración de dispositivos.
Características técnicas:
- Modelo: EPM240T100C5N (MAX II).
- Elementos lógicos: 240 LEs.
- Macroceldas: 192.
- Almacenamiento no volátil: 8 Kbits.
- Pines de usuario I/O: máx. 80.
- Peor retardo pin a pin (tpd): 4,7 ns.
- Tensión de núcleo MultiVolt: 2,5V y 3,3V.
- Frecuencia de reloj global: hasta 201,1 MHz.
- Corriente de reposo: 25 µA.
- Temperatura de operación: 0°C a 85°C.
- Encapsulado: TQFP-100.
- Estándar ISP: IEEE 1532.
El CPLD EPM240T100C5N es una solución confiable y flexible para aplicaciones donde se requiere un dispositivo programable de bajo consumo y alto rendimiento.
Consulta más productos en nuestra categoría Compuertas Logicas
Datasheet: EPM240T100C5N
Debes acceder para publicar una valoración.
Productos relacionados
-
Añadir al carritoEl sumador / restador CD74HC283E agregan dos números binarios de 4 bits y generan un bit de ejecución si la suma excede 15.
Debido a la simetría de la función de suma, este dispositivo se puede usar con todos los operandos activos-altos (lógica positiva) o con todos los operandos activos bajos (lógica negativa). Cuando se usa lógica positiva, la entrada de arrastre debe estar ligada a un nivel bajo si no hay arrastre.
Encapsulado: DIP-16
-
Añadir al carrito
El CD4069 consta de seis circuitos inversores y se fabricautilizando MOS complementario (CMOS) para lograr unamplio rango de funcionamiento de la fuente de alimentación, bajo consumo de energía, alta inmunidad al ruido, aumento controlado simétricoy tiempos de caída.
Encapsulado: DIP14
-
Añadir al carrito
Compuerta NAND SN74HC132N con cuatro compuertas en unos circuitos integrados monolíticos complementarios MOS (CMOS).
Cuenta también con salidas búfer que mejoran las características de transferencia al proporcionar una ganancia muy alta y todas las entradas están protegidas contra descargas estáticas con diodos a VDD y VSS
Su uso es para industria, comunicaciones y red.
-
Añadir al carrito
El CD4094 es un registro de desplazamiento de carga paralela de 8 bits que, cuando se sincronizan, desplazan los datos hacia una salida en serie (QH).
El acceso en paralelo a cada etapa es proporcionado por ocho entradas de datos directos individuales (A − H) que están habilitadas por un nivel bajo en la entrada de cambio / carga (SH / LD), también cuentan con una función de inhibición de reloj (CLK INH) y una salida en serie complementaria (QH).
Encapsulado: DIP16
-
Añadir al carrito
El SN74HC74N contiene dos flip-flops independientes de tipo D activados por borde positivo.
Un nivel bajo en las entradas preestablecidas (PRE) o borrar (CLR) configura o restablece las salidas, independientemente de los niveles de las otras entradas.
La activación del reloj ocurre a un nivel de voltaje y no está directamente relacionada con el tiempo de subida de CLK. Después del intervalo de tiempo de retención, los datos en la entrada D pueden cambiarse sin afectar los niveles en las salidas.
Encapsulado: DIP14
Valoraciones
No hay valoraciones aún.